MICROPROCESSOR

Publication number: JP2042534 (A)

Publication date: 1990-02-13

Inventor(s):

KISHIGAMI HIDEYA; MIYATA MISAO; OKAMOTO MITSUMASA

Applicant(s):

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G06F9/22; G06F9/38; G06F9/22; G06F9/38; (IPC1-7): G06F9/22;

G06F9/38


- European:

Application number: JP19890083243 19890331

Priority number(s): JP19890083243 19890331; JP19880078207 19880401

Abstract of JP 2042534 (A)

PURPOSE:To prevent the deterioration of the working efficiency at a prescribed stage of a pipeline by executing the instructions of the 1st and 2nd types in parallel with each other and independently of each other by a pipeline system. CONSTITUTION:The information equivalent to a high function instruction and a basic instruction is read out of an instruction decoding unit 2 and set at an instruction control circuit 12. The high function instruction is generated from the unit 2, and an execution address is calculated by an execution address generating part 20. An address converting buffer 21 performs the conversion of addresses, and the converted address is carried out by a high function instruction executing part 18. The result of execution of the part 18 is written into a future file 14.; At the same time, the basic instruction is generated from the circuit 12 and executed by a basic instruction executing part 17. The result of this execution is written into the file 14. In such a way, the instructions are carried out in parallel with each other. As a result, the disturbance of a pipeline is suppressed and the performance of the pipeline is extremely improved.



Also published as:

DJP7120283 (B) JP2085016 (C)

Data supplied from the esp@cenet database - Worldwide

Family list

2 application(s) for: JP2042534 (A)

1 MICROPROCESSOR

JP2085016 (C) — 1996-08-23

2 Microprocessor

Inventor: KISHIGAMI HIDECHIKA [JP]; MIYATA Applicant: TOKYO SHIBAURA ELECTRIC CO [JP]

MISAO [JP]

Publication info: US5155817 (A) — 1992-10-13

Data supplied from the esp@cenet database — Worldwide

⑲ 日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平2-42534

®Int. Cl. 5

識別記号

庁内整理番号

49公開 平成2年(1990)2月13日

G 06 F 9/38

370 B 350 E 7361-5B 7361-5B

審査請求 有 請求項の数 7 (全22頁)

❷発明の名称 マイクロプロセツサ

②特 顧 平1-83243

②出 頭 平1(1989)3月31日

優先権主張 匈昭63(1988) 4月1日匈日本(JP) 回特額 昭63-78207

個発 明 者 岸 上 秀 哉 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

⑩発 明 者 宮 田 操 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

伽発 明 者 岡 本 光 正 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導

体システム技術センター内

⑩出 顋 人 株式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

例代 理 人 弁理士 三好 秀和 外1名

明知音

1. 発明の名称

マイクロプロセッサ

- 2. 特許請求の範囲
- (1) デコードされた命令のうち同一の処理過程を 怪て実行処理される第1の種類の命令をマイクロ プログラム制御により実行処理する第1の実行処理手段と、

前記第1の復類の命令と処理過程が異なる第2 の復類の命令をハードワイヤード制御により実行 処理する第2の実行処理手段と、

デコードされた命令をプログラムシーケンスの 順序で発行して、発行した命令を前紀第1の実行 処理手段および前記第2の実行処理手段のどちら で実行処理するかを選択決定し、前記第1の実行 処理手段と前記第2の実行処理手段を独立にしか も並行して動作させる制御手段と

を有することを特徴とするマイクロブロセッサ。
(2) 前記第1の実行処理手段あるいは前記第2の実行処理手段により命令の実行が終了すると、前

記第1の実行処理手段あるいは前記第2の実行処理手段よりの実行結果を確ちに書込むための第1の情報保持手段と、

前記制御手段のプログラムシーケンス順序に従って前記第1の実行処理手段および削記簿2の実行処理手段よりの実行結果を順序正しく書込むための第2の情報保持手段と

をさらに有することを特徴とする請求項(i)記載のマイクロプロセッサ。

(3) 前記制御手段により発行された命令に関する情報及びプログラムシーケンスにおける命令の実行/終了状態に関する情報を保持し、前記新御手段のプログラムシーケンス順序に従って顧次正しく前記第2の情報保持手段を更新するための第3の情報保持手段を

さらに有することを特徴とする請求項(1) 記載のマーイクロプロセッサ。

(4) 前記第1の種類の命令が、メモリオペランドを有する処理の複雑な高機能命令であり、前記第2の種類の命令が、メモリオペランドを持たな

い基本命令であることを特徴とする請求項(t)に記載のマイクロプロセッサ。

(5) プログラムシーケンスでは先の前記第一の命令実行処理手段で実行処理される第1の種類の命令より、プログラムシーケンスでは後の前記第二の命令実行処理手段で実行処理される第2の種類の命令の方が先に実行処理を終了することを特徴とする請求項(1)に記載のマイクロプロセッサ。

(B) 前記第一の情報保持手段および前記第二の情報保持手段の役割が固定的ではなく、前記第一の情報保持手段の記憶要素および前記第二の情報保持手段の記憶要素対ごとに、ダイナミックにその役割が切替わることを特徴とする請求項(2)に記載のマイクロブロセッサ。

(7) 前記第一の命令実行処理手段で実行処理される命令および、その命令にプログラムシーケンス上で後続する前記第二の命令実行処理手段で実行処理される命令(列)に対して、同一の認識登号を付加する手段と、

前記第一の命令実行処理手段で実行処理中の命

上を図っている。このパイプライン方式における一般的なステージの構成は、例えば「命令フェッチ→命令デコード→実効アドレス計算→アドレス変換→オペランドリード(統出し)→命令実行→オペランドライト(書込み)」となる(文献「32ビット・マイクロプロセッサの全容ー企業・戦略・技術・市場動向」日廷マグロウヒル社、PP.137~139)。

このようなパイプライン構成にあって、メモリオペランドを有する高機能命令(la)は、実効アドレスの計算及び実効アドレスから物理アドレスに変換を行うアドレス変換のステージでの処理が必要となる。これに対して、メモリオペランドのない基本命令(IR)では、上記2つのステージでの処理は不要となる。

したがって、例えば命令のシーケンスが、!■ → IR → I ■ → IR → I a → IR のような場合に は、バイプラインの"液れ"は、第12図に示す ようになる。なお、各ステージの処理は1サイク ルで終了するものとし、命令(Ia)のオペラン 今の認識番号を保持する第四の情報保持手段と、

前記第一の情報保持手段の記憶要素および前記 第二の情報保持手段の記憶要素の役割等の情報を 保持する第五の情報保持手段と、

前記第一の情報保持手段および前記第二の情報 保持手段の読み出し/書き込み信号および前記第 五の情報保持手段の更新を行う更新手段と

をさらに有することを特徴とする請求項(6)に記 載のマイクロプロセッサ。

3. 発明の詳細な説明

【薙男の目的】

(産業上の利用分野)

この発明は、命令をパイプライン方式により 実行処理するマイクロプロセッサに関し、特に、 パイフプラインの乱れを抑制して、性能を大幅に 向上させることができるマイクロプロセッサに関 する。

(従来の技術)

近年、マイクロプロセッサにあっては、命令 をパイプライン方式より実行処理して、性能の向

ドライトをレジスタとして、実行ステージで完了 するものとする。また、第12図において、X印 はステージの動作が休止状態であることを示して いる。

第12図から明らかなように、実効アドレス計算のステージ(OAG)は、4サイクル目と6サイクル目において休止状態であり、アドレス変換のステージ(MMU)は、5サイクル目と7サイクル目において休止状態となっている。

このことから、実効アドレス計算及びアドレス 変換の各スチージでの稼働率は、50 (%) となる。

一方、複雑な高機能命令セットを有するCIS C(Complex Instruction Set Computer) 型のマイクロプロセッサの場合には、実行のステージでの処理に致サイクルを必要とする複雑な高 機能命令(Ic)がある。

このようなマイクロプロセッサにおいて、例え ば命令シーケンスが、Ic → 1R → IR → IR → In のような場合は、パイプラインの流れが第1

特開平2-42534.(3)

3 図に示すようになる。なお、第13 図において、命令 l c は、その実行ステージでの処理に4 サイクルかかるものとし、X 印は第12 図と同様とする。

このような場合には、命令 I c の実行に 4 サイクルかかるために、第13回から明らかなように、所謂 パイプラインの乱れ が生じる。これにより、第13回に示した例では、すべての命令の実行が第13回の解練で示した理想的なパイプラインの流れの中で終了せず、3 サイクル分(12サイクル目~14 サイクル目)だけ処理が長くかかっている。

また、高機能命令 I c の実行に 4 サイクルかかるため、実効アドレス計算(O A G)、アドレス変換(M M U)及びオペランドリード(O F)の各スチージにおいて、休止状態が存在することになる。

(発明が解決しようとする課題)

パイプライン処理を行うマイクロプロセッサ において、メモリオペランドを有する高機能命令

そして、この発明に従うマイクロプロセッサは、 さらに、前記第1の実行処理手段あるいは前記第 2の実行処理手段により命令の実行が終了すると、 前記第1の実行処理手段あるいは前記第2の実行 処理手段よりの実行結果を直ちに書込むための第 1の情報保持手段と、前記制御手段のプログラム (「 m)とメモリオペランドのない基本命令 (I R) がそれぞれ交互に実行された場合には、乱れは生じない。しかし、第12 図に示したように、実効アドレス計算及びアドレス変換のステージで、の稼働率が低下するという問題が生じる。

また、実行ステージでの処理に数サイクルを必要とする複雑な高機能命令(!c)が実行される場合には、パイプラインの流れに乱れが生じる。これにより、性能が低下するという問題があった。さらに、このような場合にも、所定のステージでの稼働率が低下することになる。

そこで、この発明は、上に問題に鑑みてなされたものであり、その目的とするところは、スチージの殺働率の低下を防止するとともに、パイプラインの乱れを抑制して、性能を大幅に向上させることのできるマイクロプロセッサを提供することある。

(発明の構成)

(疎凝を解決するための手段)

上記目的を達成するために、この発明に従う

(作用)

上記様成のマイクロプロセッサによれば、高機能命令と基本命令を、それぞれ独立して実行処理するようにして、高機能命令と基本命令が並行してあるいは同時に実行処理されることを可能にしている。

また、制御手段によって発行された命令の実行を、第1の間報保持手段の更新にしたがって開始するようにしている。さらに、メインルーチンからはずれたサブルーチンが実行された後、プログラムシーケンスがメインルーチンに戻った時に、

実行開始の命令を第2の情報保持手段の保持内容 にしたがって決定するようにして、命令を再実行 できるようにしている。

また、発行された命令に関する情報及び命令の 実行/終了状態に関する情報にしたがって、第2 の情報保持手段の保持内容がプログラムシーケン ス所に順序正しく更新されるようにしている。

(実施例)

以下図面を用いてこの発明の実施例を説明する。

第1図は、この発明を実施したマイクロプロセッサの内部全体の構成を示すプロック図である。このマイクロプロセッサは、主記しからの命令データのフェッチを行う命令フェッチユニット 1 よりの命令データの解読を行うためのデコードユニット (リア U) 2 と、上記デコードユニット 2 から らいてきた命令情報をその 種類すな わち、メートリオペランドを持たない 基本命令およびメモリオペランドを持つ基本命令ない しは処理の複雑な

に保持するデコード済命令ループバッファ (Decoded Instruction Loop Buffer) 1 1 等か ら構成される。本実施例ではデコードした命令情報をデコード済命令ループバッファ 1 1 から一度 (1 サイクル) に 2 命令分読みだし、命令発行ユニット (I 1 V) 3 に転送できる構成となっている。

ただし本発明には、デコード済命令ループバッファ 1 1 や一度に 2 命令分読みだす機能は必ずしも必要ではない。

上記命令発行ユニット((IU)3は、上記デコードユニット2から送られてきた命令情報を、上記種類にしたがって、命令実行ユニット(EXU)4ないしメモリ管理ユニット(MMU)5に対して発行する命令発行制御回路(Instruction

Issue Logic) 12や汎用レジスタ値を保持するカレントファイル (Current File), 13、フェーチャファイル (Future File) 14、およびリオーダーバッファ (Reorder Buffer) 15等から構成される。

高機能命令に従って発行するための命令発行ユニット(IIU)3と、命令の実行を上記種類に従ってハードワイヤード制御またはマイクログラム制御で行うための命令実行ユニット(EXU)4と、メモリオペランドのアドレスを生成するためのメモリ管理ユニット(MMU)5と、オペランドデータを管理するためのキャッシュ制御ユニット(CCU)6と、上記マイクロブロセッサと外部とのデータ入出力を制御するための入出力部(1/0)7とを有している。

上記命令フェッチユニット(IFU)1は、主記憶上の命令データ群の一部のコピーを保持する命令キャッシュ・メモリ(Instruction Cache)8や命令キャッシュ・メモリ8への主記憶からの命令データのフェッチ等の制御を行うプリフェッチ制即回路(Prefetcher)9等から構成されるもので、従来と同様のものである。

上記デコードユニット (D C U) 2 は、命令コードの解読を行う命令デコーダ (D ecoder) 1 0 やデコードした結果の命令情報を複数個、一時的

上記命令発行制御回路(1「L) 12は通常の バイブライン処理を行なうマイクロプロセッサが もつパイプライン制御回路の機能(ハザードの検 出などを行ない、各パイプライン・ステージの状 想制御を行なう)のほかに、上記送られてきた命 合情報が、メモリオペランドを持たない基本命令 であるかメモリオペランドを持つ基本命令あるい は処理の複雑な高機能命令であるかを選択決定し、 後述する複数の命令実行部において上記各命合が 並行して実行される様に制御する機能、後述する 複数の命令実行郵でプログラムシーケンス順とは 異って終了する命令実行結果の情報をプログラム シーケンス願に戻すためリオーダーバッファ15 の制御(情報設定/解除)を行なう機能を育する。 上記カレントファイル13はプログラムシーケン ス順に従って更新されるが、フューチャファイル 14はプログラムシーケンス順とは無関係に後述 する命令実行ユニット (EXU) 4 で実行終了後、 その実行結果によってただちに更新される。上記 リオーダーバッファ15は命令実行ユニット(B

特ጠ平2-42534(5)

X U) 4の複数の命令実行部でプログラムシーケンス順とは異って終了する命令実行結果の情報を一時保持し、プログラムシーケンス順にカレントファイル13を更新するためのバッファである。

すなわち、上記基本命令と高機能命令とは実行に要するサイクルが異なり、ここでは、実行に要するサイクルが異なる命令をそれぞれに対応した命令実行部で実行するようにしているため、プログラムシーケンスの順序で発行される命令は、そ実行が必ずしもプログラムのシーケンスの順序にしたがって終了するとは必らず、順序が逆転することがある。

したがって、リオーダバッファ15は、プログラムシーケンスの順序でカレントファイル13の中のレジスタの内容を更新して、上記の逆転した順序をプログラムシーケンスの順序に戻すようにしている。すなわち、Out of order で柊了した。命令をReorderする働きをする。

これにより、割込み等のメインルーチンからは ずれたプログラムが実行された場合には、カレン

実施例では、メモリオペランドを持たない基本命令(比較・転送命令・算術・論理演算命令など)をハードワイヤード制御で行なう基本命令実行部(Staple Execution processor)17、メモリオペランドを持つ基本命令や処理の複雑な高機能命令をマイクロブログラム制御で実行する命令 安行部(Integer Execution Processor)18、および浮動小数点演算命令を実行する浮動小数点実行部(Floating Execution Processor)19の3つの実行部から構成される。

なお本発明は、命令の種類に対応した複数の命令 会実行部を持つことが特徴であり、必ずしも3つの実行部から構成されなくでも良い。また本発明 の変形として、メモリオペランドを持たない基本 命令の実行部とオペランドの実効アドレス計算を 行なう部分を共選化した構成も考えられる。

上記メモリ管理ユニット (MMU) 5 は、メモリオペランドの実効アドレスを生成する実効アドレス生成部 (Operand Address Generator) 20、実効アドレス (論理アドレス) を物理アド

トファイル13の内容を参照することにより、命令を再実行することが可能となる。

また、上記命令発行ユニット(i l U) 3 は、 分岐命令の高速実行を行うための分岐予制回路 (Branch Prediction Logic) 1 6等も有する。

上記の令発行制御回路12、カレントファイル13、フューチャファイル14、およびリオーダーバッファ15は本発明の目的を達成するたべいの数な構成要件である。ただし、リオーダーにの変な構成要件である。ただ明の目的を達成することが、おり、それについては他の実施例ということで後述する。また上記が変的のレジスタックにはなくても良く、ひとつのレジスタックではなくではなくでものの一方と他方でではなくでも他の実施例ということで後述する。

上記命令東行ユニット(EXU)4は、命令の 実行をハードワイヤー制御またはマイクロブログ ラム制御で並行して行なうユニットである。この

レスに変換するアドレス変換パッファ (Translation Lookaside Buffer) 21、メモリ保護のチェックを行う保護チェック回路 (Protection Logic) 22等から構成されるもので、従来と同様のものである。

上記キャッシュ制物ユニット(CCU)らは、 主記は上のオペランド群の一部のコピーを保持するデータキャッシュ・メモリ(Data Cache)2 3 や書き込みオペランドデータを一時保持するストア・バッファ(Store Buffer)24 等から 構成されるもので、従来と同様のものである。

上記人出力部(1/0)7は、マイクロブロセッサと外部とのデータ入出力を制御する部分でドライバ/レシーバ(Driver / Receiver) 25 やバス制御部(Bus Control) 26 等から構成されるもので、従来と同様のものである。

第2回は、第1回に示したマイクロプロセッサ の内部プロックにおいて本発明に特に関連する要 部プロックを示したものである。

第2図において、バスは2重線で示し、データ

狩開平2-42534(6)

線は直線で示しており、制御線は省略している。.。 そして、第2図における各プロックの内部をさらに詳細に示すと第3図の如くになる。

第3図において、前記命令発行制御回路(III こ)12は、パイプラインの各ステージで実行中 の命令に関する情報を保持するパイプライン・レ ジスタ(OAGR30、MMUR31、CCUR 32、IEPR33およびSEPR34)と、そ れらの情報を元にパイプラインの流れを制御する コントロール回路(Control)35から構成され る。パイプラインの流れについては第7図、第8, 図を参照して後述する。コントロール回路35は またリオーダバッファRB15の制御(データの 登録・削除等)も行う。

本実施例では前記命令発行制御回路12は、1サイクルで2命令分の情報をデコードユニット2のデコード済命令ループバッファ(DILB)11から受けることができる。(ただしそのうち1つはメモリ・オペランドを持たない基本命令。)SEPR34は現在基本命令実行部17で実行

R34によって直接動御される。

高機能命合実行部(IEP) 1 8 は、高機能命令をマイクロプログラム制御で実行するための演算器 (A L U 3 7、 B arrel S histor38、 Multiplier39) および、マイクロプログラムを保持する。 保持する ル R O M 4 O のアドレスを保持する。 R A L 4 1 は μ R O M 4 O のアドレスを保持する。 R A L 4 1 は μ R O M 4 O のアドレスを保持する。 ためのレジスタ、 M I R 4 2 はマイクロ命令を保持するためのレジスタである。またS B L 4 4 は R A L 4 1、 E rr A dr 43 および I I L I 2 の C C U R 3 2 の o pフィールド 8 8 に保持されている値(次にI B P 1 8 で実行する命令の先頭マイクロ命令のアドレス)のうちの一つを選択するためのセレクタである。

実行アドレス生成部(OAG)20は、メモリ・オペランドの実効アドレスを算出するための加算器(Address Ganerator)47から構成され

メモリ管理ユニット (MMV) 5は、後理アド

中の命令に関する情報を保持するレジスタである。 0 A G R 3 0 は現在 0 A G 2 0 で実効アドレス 計算中の命令に関する情報を保持するレジスタである。

MMUR31は現在MMU5でアドレス変換中の命令に関する情報を保持するレジスタである。 CCUR32は現在CCU6でメモリ・アクセス (オペランドリード) 中の命令に関する情報を保持するレジスタである。

IEPR33は現在IEP18で実行中の命令・ に関する情報を保持するレジスタである。

なおオペランド・ライトに関する情報は、 C C U 6 のストアパッファ 2 4 に保持されるため I I L 1 2 にはオペランド・ライトに関する情報を保持するレジスタは存在しない。

I [L 1 2 の詳細プロックは第4図参照。

基本命令変行部(SEP) 17はメモリ・オペランドを持たない基本命令もハードワイヤー制御で実行する為の演算器(Adder)36を持つプロックである。演算器36は11L12中のSEP

レス(実効アドレス)を物理アドレスに変換するためのアドレス対を保持するアドレス変換パッファ (Translation Lookaside Buffer: TLB) 21 およびメモリ・アクセス複をチェックするためのアクセス複チェック回路 (Protection Logic) 22から構成される。

特別平2-42534(フ)

第4図は、第3図中のIIL12、RB15、 CF13、FF14の部分の詳細図である。

D C U 2 の デコード 次命令ルーブバッファ 1 1 から送られてきた命令の情報は、 S E P R 3 4 または O A G R 3 0 に格納される。 S E P R 3 4 にはメモリ・オペランドをもたない 基本命令の情報のみ格納することができる。一方 O A G R 3 0 には全ての命令の情報を格納することができる。

S E P R 3 4 は次のフィールドから構成される。 D P 6 0 … 基本命令の種類を示し(比較、 転送、 加算など)、 S E P の演算器の機能を制御する。 R / 1 6 1 … ソース・オペランドがレジスタかイ ミディエイト・データかを区別する。

src 6 2 ··· ソース・オペランドのレジスタ番号 を指定する。

dest 6 3 ··· デスティネーション・オペランドの レジスタ番号を指定する。

I st 6 4 … イミディエイト・データ。

PC65…命令の先頭アドレス

V66…有効ピット

OAGR30に格納された命令の情報は、命令 がパイプラインの各ステージでの処理が進むにつ れて、OAGR30-->MMUR31-->C CUR32-->IEPR33と転送される。

OAGR30-=>MMUR31では、OAG 20で、Agode73、Areg 74、Disp 75の 情報に基づいて実効アドレス(論理アドレス)の 計算が行われる。

M M U R 3 1 --> C C U R 3 2 では、 M M U 5 で、 論理アドレスが物理アドレスに変換される。またメモリ・アクセス権のチェックが行われる。

C C U R 3 2 = - > I E P R 3 3 では、 O P フィールド 8 8 で、 μ R O M 4 O の ア ク セス (命令を実行する 先頭マイクロ命令の 読みだし) が 行われる。

図中の制御回路 (Control) 35は、SEPR 34、OAGR30、MMUR31、CCUR3 2、1EPR33に保持されている命令の情報お よび、以下の信号を入力してパイプラインの状態 制御、ハザード検出、リオーダ・パップァ (R B)

O A G R 3 O は次のフィールドから構成される。 O P 6 7 … 命令の種類を示す。

R / M I 6 8 … ソース・オペランドがレジスタか メモリかを区別する。

src 6 9 ··· ソース・オペランドのレジスタ番号を指定する。

R / M 7 O … デスティネーション・オペランドが レジスタかメモリかを区別する。

dost7 1 … デスティネーション・オペランドが レジスタかメモリかを区別する。

18872…イミディエイト・データ。

A mode73…メモリ・オペランドのアドレッシング・モードを指定する。

A reg 7 4 … メモリ・オペランドのアドレッシング・モードで使用するレジスタ番号を指定する。 Dlsp 7 5 … メモリ・オペランドのアドレッシング・モードで使用するディスプレースメント。 Ex. 7 6 … モの他。

PC77…命令の先頭アドレス。

V78…有効ピット。

15の制御信号を生成する回路である。制御回路 35の詳細については第5図、第6図を診照して、 後述する。

ストアバッファ・ビジー信号 (Store Buffer Busy) 102

μプログラム終了信号 (μ E N D) 1 0 3

キャッシュ・ミス信号 (C ache miss) 1 0 4

μ命令での G R へのライト信号 (μ - v - G R)
105

カレント・ファイル (CF) 13はプログラムシーケンス順に従って更新される汎用 レジスタ 値を保持するレジスタ・ファイルであり、フェーチャ・ファイル (FP) 14 は SEP 17/1EP 18での命令終了によりただちに更新される汎用レジスタ値を保持するレジスタ・ファイルである。

リオーダ・バッファ (RB) 15は、SEP17と1EP18の2つの命令実行部でプログラムシーケンス順とは異なって終了する命令実行結果を一時保持し、プログラムシーケンス順にCF13を更新するためのバッファである。本実施例で

特開平2-42534(8)

はRB15は8エントリであり、以下のフィール ドから構成される。

State 106 … エントリの有効/無効および実行中/実行株了を示す。

R / M 1 0 7 …命合のデスティネーションがレジスタかメモリかを示す。

#dest 108…デスティネーションがレジスタ の場合のレジスタ番号を示す。

Result 1 0 9 … 命令の実行結果を保持する。 Flg 1 1 1 0 … 命令の実行結果のフラグを保持す

Error 1111…命令の実行結果でエラーがあった場合のエラー情報を示す。

P C 1 1 2 … 命令の先頭アドレス。

RB15への情報の登録は、SEPR34に保持されている命令がSEP34で実行されるタイミングないしは、OAGR30に保持されている命令がMMUR31に転送されるタイミングで行われる。図中のtall 113、head 114は各々RB15に登録された最も新しい命令機報を保

持するエントリ+1、および最も旧い命令情報を保持するエントリをポイントするレジスタである。RB15へは1サイクルでtail 113がポイントするエントリおよびtail+1がポイントする。エントリに2命令分の情報を問時に登録できる。またRB15からは、head 114がポイントするエントリのState 106が実行終了状態であれば、そのエントリのResult 109、Fig 110に保持されている実行結果にしたがってCCF13およびFigレジスタ115の値が更新されたことには、エラー処理のμブログラム・ルーチンを起動する。RB15からのデータ読み出しは1サイクルで最大1命令分行うことができる。

RB15へ命令情報を登録した時にはtall 1 13は+1ないし+2カウントアップされる。またRB15のデータ読みだしが行われたときはhe ad 114は-1カウントダウンされる。

第5回は、第4回中の制御回路135の内部プ

ロックをしめしたものである。制御回路135は、
パイプライン・レジスタのレジスタに関する情報
を装にハザード・チェックを行う部分と、バイプ
ライン・レジスタの有効信号、ハザード・チェック
ク個号等を基にパイプラインの状態制御を行う状態制御回路(State Control Circuit)12

図中のハーザード F / F 1 2 1 は、1 6 ピットのレジスタで、パイプライン・レジスタ (M M U R 3 1、 C C U R 3 2、 1 E P R 3 3) の命令が汎用レジスタに結果を書き込むとき、対応するピットに 1 がセットされていて、この情報を基にハザード検出を行う。ハザード F / F 1 2 1 は、O A G R 3 0 の R / M 7 0、 # dest 7 1 をデコーダ 1 2 4 でデコードした結果でセットされ、1 E P R 3 3 の R / M 9 7、 # dest 9 8 をデコーダ

S E P R 3 4 に保持されている命令が S E P 1 7 で実行できる条件は、ソース/ディスティネーションに使用するレジスタともに書き変わる可能

127でデコードした特果でリセットされる。

性がないときである。(すなわちハザード F/F121の対応するピットに1がたっていないとき)この条件の検出は、デコーダ 122、デコーダ 123でSEPR34のR/I61、#src662および#dest63をデコードした結果とハザード F/F121値とを比較回路CMP1 128、CMP2 129で比較しその結果のOR出力信号(ハザード(SEP))133で行う。この条件が満足されるときハザード(SEP)133がOとなり、満足されないときはハザード(SEP)133がOとなり、満足されないときはハザード(SEP)133が1となる。

同様にしてOAGR30のA aode73、A reg74をデコーダ4 125でデコードした結果とハザード F/F121の値を比較回路CMP3130で比較し、その出力信号(hazard(OAG))134が0のときOAG20で実効アドレスの計算が可能となる。

また C C U R 3 2 の R / M 8 9 、 # src 9 0 を デコーグ 5 1 2 6 でデコードした結果とハザー ド F / F 1 2 1 の値とを比較倒路 C M P 4 1 3 1 で比較し、その出力信号 (ハザード (C C U)) 1 3 5 が 0 のときソース・オペランド (レジスタ) の銃み出しが可能となる。

状態制御回路 (Siate Control Circult) 120は、上でのべた3つのハザード信号 (hazard (SEP) 133、hazard (OAG) 134、hazard (CCU) 135)、パイプライン・レジスタの有効信号 (V(IEP) 101、V(CCU) 96、V(MMU) 87、V(OAG) 78)やレジスタ/メモリ信号 (R/M(IEP) 97、R/M1 (MMU) 89、R/M2 (MMU) 91)およびししし12外部からの信号 (ストア・パッファビジー信号102、μEND103、Cache eiss 104、μーνーGR105)を入力して、パイプラインの状態制御を行う以下の信号を出力する。

SEP~136… SEPRに保持されている命令 がSEPで実行可能なとき1になる。

O A G - M M U 1 3 7 … O A G R に保持されてい る命合がなサイクルでM M U R に進めるとき 1 に

 $\begin{array}{c}
\text{(1)} & \text{(2)} & \text{(D)} & \text{(D)} & \text{(B)} \\
\text{(P)} & \text{(D)} & \text{(D)} & \text{(D)} & \text{(A)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(A)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S)} \\
\text{(S)} & \text{(S$

(1) IF(命令フェッチ)ステージ

1 F Uにおいて、命令キャッシュメモリ8からの命令のフェッチを行うステージ。

(2) ID(命令デコード)ステージ

DC Uにおいて、命令デコーダ10で命令のデコードを行い、内部命令フォーマットに変換する。なお内部命令フォーマットに変換された命令はデコード済命令ループバッファ11に格納される。モして、内部命令フォーマットはメモリ・オペランドを持たない基本命令とメモリ・オペランドを持たない基本命令とメモリ・オペランドを持つ基本命令ないしは高機能命令の2複類あり、命令発行制御回路(111)12によってそれぞれ発行される。

(3) OAG (オペランド実効アドレス算出) ステージ

OAG20のアドレス発生回路47で、命令発

なる.

MMU-CCU138…MMURに保持されている命令が次サイクルでCCURに進めるとき1になる。

C C U - I E P 1 3 9 ·· C C U R に保持されている命令が次サイクルで I E P R に進めるとき 1 になる。

IEP-SB140…IEPRに保持されている 命令が次サイクルでストアパッファに情報を転送 するとき1になる。

第6回は、第5図中のステートコントロール回路の具体的な回路倒である。

次に、第1図を参照して上記、本発明に従うマイクロプロセッサのパイプライン処理動作の優略 について説明する。

すなわち、パイプライン処理動作の機略は以下 の様になる。

(以下介白)

行制動回路(IIL)12によって発行されたメモリオペランドを持つ命令のメモリ・オペランド、実効アドレス(管理アドレス)を算出するステージ。

(4) MMU(アドレス変換)ステージ

MMU5のアドレス変換バッファ21で、メモリ・オペランドの論理アドレスを物理アドレスに変換するステージ。また保護チェック回路22でメモリ保護のチッエックも行われる。

- (5) OF (オペランド・フェッチ) ステージ CCU6のデータ・キャッシュメモリ23から メモリ・オペランドを読み出すステージ。また、 レジスタオペランドの読み出しも行われる。
 - (6) LEP (命令実行) ステージ

EXU4の高機能命令実行部(IEP)18において、μプログラム制御でメモリオペランドを持つ基本命令あるいは高機能命令を実行するステージ

(7) OS (オペランド・ストア) スチージ ! EP! 8での実行結果をCCU6のストア・

特開平2-42534 (10)

パッファ24に書き込むステージ。ただしこのス テージがあるのは、命令のディスティネーション がメモリの場合のみ。なお演算結果はストア・バ ッファ24を介して、データ・キャッシュメモザ 6 とマイクロプロセッサ外部の主記値に、パイプ ライン処理とは非同期に書き込みが行われる。

(t) SEP (命令実行) ステージ

EXU4の基本命令実行部(SEP) 17にお いて、ハードワイヤード制御で命令発行制御回路 (【【】】) 12によって発行された基本命令を実 行するステージ。なおSEP17で実行される命 合は、メモリ・オペランドを持たない基本命令の

(9) RE (リオーダ) ステージ

IEP18およびSEP17よりの実行結果を リオーダバップァ (RB) 15によりリオーダし てカレントファイル(CF)13に書込むステー ير نزو

以上のパイプライン処理のうち、(8) IBPを 除く他のステージは、基本的には1サイクルでも

ただし第7図、第8辺では簡単のために、デコ ード済命合ループバッファ(D.ILB)11以降 のと仮定する。

第7図は、命令シーケンスが

の場合のパイプライン・タイミング例-1である (Im) と基本命令 (IR) は (DILB) から 1サイクルで同時に読み出されたものとする。ま た」m1と「m3はディスティネーションがレジ スタ、 1 m 5 はディスティネーションがメモリと し、ハザードは生じないものとする。 サイクル 1では1ml、1R2の2命令分の情報がDIL B 1 1 から読み出され、 I I L 1 2 の O A G R 3 O およびSEPR 3 4 レジスタにセットされる。

命令1 m 1 は、サイクル2で命令発行制御部1 2 によって発行され、実行アドレス生成都 (O A G) 20によって実行アドレス算出が行われ、サ イクル3でアドレス変換パッファ(TLB)21 の処理が終了する。ただしキャッシュ・ミス、T LBミスが生じたときには、(1) IF、(4) MM ひ、(6) ひFのステージの処理も複数サイクル必 嬰となる。また、ハザード(倒えば、JEPスチ - ジの実行結果を実効アドレス算出に使用する等) が生じたときには、いわゆる"待ち"が生じて1 サイクルで処理が終了しなくなる。

本発明の特徴は、複数の命令実行部を持ち命令 の並列実行を可能とすることである。すなわち本 実施例では、主に、 S E P ステージおよび R E ス テージが斬らたに加わった点が能来技術と比べて 新しい。

次に、第7図および第8図を参照して、上記本 発明の特徴的な処理動作をさらに詳細に説明する。 第7図および第8図は、本発明の夷施陽(すな わち、甚本命令実行部SEP17がある場合) の パイプラインタイミング例をそれぞれ示し、第7 図のタイミング例は、第12図に示した従来のタ イミング例に対応し、第8回の例は、第13回の 従来のタイミング機に対応する。

によってアドレス変換が行われ、サイクル4でメ モリ管理ユニット (MMU) 5によってオペラン の部分のみ示し、命令はDILB11中に有るも ・ドフェッチが行われ、サイクル5で高機能命令実 行郡 (IEP) 18によって実行され、サイクル 6 でディスティネーションがレジスタのためフュ ーチャーファイル (FF) 14へその実行結果が 者自込まれる(第7図のFFの間の†1m1を参 黑)。

> 一方、これと並行して、基本命令182は、サ イクル2で命令発行制御部12によって発行され、 基本命合実行部(SEP)17によって実行され、 サイクル3でフューチャーファイル14へその実 行結果が書き込まれる(第7図FFの間の1IR 2を参照)。

> ここで、リオーダパッファ (R'B) 15への命 令情報の登録は、高機能命令【mは、実行アドレ ス舞出ステージで行われ、基本命令【Rは、基本。 命令実行都1?での実行ステージで行われるため、 ! m 1 および 1 R 2の情報は、図示する如くサイ クル3で登録される。第7図のRBの欄の命令の

中* および * 実行終了* であることを示している。
一方、リオーダバッファ15からカレントファイル (CF) 13への命令実行結果の奮き込みは、
リオーダバッファ (RB) 15において命令情報
が削除されたサイクルで行われる。従って、 I m
1の場合は、その命令情報がサイクルフでリオー
ダバッファ15から削除されているため、サイク

上の"×"および"●"印は、命令が各々"実行

が削除されたサイクルで行われる。使って、「m 1の場合は、その命令情報がサイクル?でリオー ダバッファ15から削除されているため、サイク ル?で、その実行結果が、カレントファイル(Co F)13へ書き込まれる。また、「R 2の場合は、 その命令情報が、サイクル8でリオーダバッファ 15から削除されているため、サイクル8でその 実行結果が、カレントファイル(CF)13へ書 き込まれることとなる。

すなわち、フューチャーファイル(ドド) 1 4 は、命令実行後ただちに更新(書込み)されるため、プログラムシーケンス順とはなっていないが、カレントファイル(CF) 1 3 は、リオーダバッファ 1 5 から命令情報が削除されるタイミングで更新されるためプログラムシーケンス版に命令実

ここで、リオーダパッファ (RB) 15からカレントファイル (CF) 13への命令実行結果の 書き込みは、リオーダバッファ (RB) 15において命令情報が削除されたサイクルで行われる。

従って、第7図に示した例と同様に、カレント ファイル (CF) 13には、プログラムシーケン ス順に命令実行結果がファイルされるものである。

以上、第7図および第8図の例からわかるように、本発明では複数の命令実行部を持ち命令の並列変行することにより、従来例で生じていたパイプラインの乱れを押さえ、また各パイプライン・ステージの稼働率の低下を押さえることができ、 特楽として大幅な性能向上を得ることができる。

また、通常の命令実行状態において、フューチャーファイル(FF)14に保持されている汎用レジスタ値は、カレントファイル(CF)13に保持される汎用レジスタ値と異なっている。これはプログラム・シーケンス順では後のメモリ・オペランドを持たない基本命令が、プログラム・シーケンス順では前の高機能命令実行部(IEP)

行結果がファイルされている。

命令1m3、1R4、1m5、1R6の場合も、 上述したと両様に処理されるものである。

・ 第8図は、命令シーケンスが

すなわち、高機能命令I c t は、サイクル2~4で、実行アドレス算出、アドレス変換、およびオペランドフェッチが行われ、サイクル5~8で高機能命令実行部(IEP)18によって実行され、サイクル9でフューチャファイル(FF)14へその結果が書き込まれる。

一方、これと並行して、基本命令 I R 2 は、サイクル 2 で基本命令実行部 (SEP) 17 によって実行され、サイクル 3 でフューチャファイル (FP) 14へその実行枯果が書き込まれる。

18で実行されるメモリ・オベランドを持つ高機能命令より先に基本命令実行部(SEP)17で実行され、フューチャーファイル(FF)14を要新するためである。ただし、高機能命令実行を保証である。ただ命令でエラー(割込みたりには、命令の再実行を保証するためにフューチャーファイル(FF)14の値に戻っか用意とない。このためにカウンタ119が用意されている。割込み処理μプログラム・ルーチンではないる。割込み処理μプログラム・ルーチンではないる。割込み処理μプログラム・ルーテンイル(CF)13の値をフューチャーファイル(FF)14にコピーすることができる。

第9回に発明の実施例を通用したMPUと周辺 LSIから成るシステム構成例を示す。この例は VMEバス200につながる比較的簡単なシステムであり、以下のしSI、ICから構成される。 MPU201

1 C T 2 O 2 … 割込みコントローラ . C G 2 O 3 … クロック・ジェネレータ メモリ… 5 R A M (0 ウェイト 3 2 K バイト)

EPROM (0 ウェイ·ト 3 2 Kバイト)

DRAM (3ウェイト 4 Mパイト) 206

通信インタフェース・セントロニクス 1チャネル207

R S 2 3 2 C 2 チャネル 2 0 8

その他… T/R トランシーバ/レシーバ 209 Bul パッファ 210, 211

Dacode アドレス・デコーダ212

本発明を使用したMPUを使用したシステム構成は、従来のMPUを使用したシステム構成と何ら変わるところはない。すなわち本発明を使用したMPUを使用することによりシステム・レベルで必要な付加回路は無く、高性能なシステムを提為することができる。

次に、第10図および第11図を参照して本発

(Brroro-8)、プログラムカウンタ (PCO-8)を一時的に保持する 4 エントリのステータスファイル 3 0 1 および汎用レジスタファイル (GR) 3 0 2 への 書込み / 読み出し借号を生成する GRコントロール回路 (GR Control) 3 0 3 を新たに加えている。

明に従うマイクロプロセッサの第2実施例につい て説明する。

前述した本発明の第一の実施例では、リオーダ バッファ(RB)15を用いることにより、本発 明の目的を達成したが、第2実施例ではリオーダ バッファ(RB)15を用いないで本発明の目的 を達成するようにしている。

第10回は、第一の実施例の第4回に対応する ものであり、第一の実施例と同じ要素には同じ番号をつけてある。第一の実施例と第二の実施例の 遠いは、次の通りである。

まず、第二実施例は、第一の異語例の構成要素であるリーダバッファ(RB)15を削除した構成となっている。そして、第一の実施例のカレントファイル(CF)13とフューチャファイル(FF)14は、第二の実施例では一つの汎用レジスタファイル302になっている。ただしののエントリ数は16の<X>パートおよび16の<Y>パートの合計32エントリからなる。第二の実施例では、フラグ(FLCO-FLG2)、エラー情報

ントの値を保持しているレジスタなら、対応する Xiがフューチャの値を保持しているレジスタ、 と言う様に、各汎用レジスタRiに対し2本のレ ジスタ (XI、YI) がダイナミックにその役割 が切り替わることである。

例えば、ある解問の < X > のパート、 < Y > パートの X i、 Y i の役割は次のようになっている。 カレントレジスタ値: X0 X1 X2 Y8 X4 X5 Y6 Y 7 Y8 X9 X10 X11 X12 X18 Y14 Y15

フューチャレジスタ値: Y6 Y1 Y2 X8 Y4 Y5 X8 X 7 X8 Y9 Y10 Y11 Y12 Y13 X14 X15

特開平2-42534(18)

して汎用レジスタファイル302の読み出し/書 込みアドレス信号 (318~321) を出力する プロックである。GRアドレス生成回路309に は汎用レジスタファイル302の状態を示す3つ のフリップフロップ群 (322~324) がある。



C などのステータスもステータスファイル301に一時書き込む。そしてIR命令直前のIc命令が実行ステージを終了するサイクルでIR命令の結果を保持しているXIとYIの役割を切り替える。例えばこの例の場合、Iclが実行ステージを終了するサイクルでIR1とIR2の結果を保持しているXIとYIの役割を切り替える。

この方法の利点は「c命令に後続する」R命令はいずードが生じないかぎり、いくつで見られたでき、第一の実施例に見られた はなりオーダバッファ 15のエントリ 数にに付ける 4 といってとである。またカレントの値を発 B している レジスタは、G R アドレス 生成 のの 国際 している レジスタは、って X 「または Y 「 を 路 り り 中の F / F 群によって X 「 または T 時に 結 まり や 令の I R の 実行が終了している 場合に モ Y 「 の な そ の I R の 実 で 数 を ことができる。

次に具体的にどのようにしてXIとYIの役割 を切り替え、汎用レジスクファイル302の読み の場合で、「c1の命令実行ステージのサイクル数が大きい場合、「R1、「R2は「c1より先に実行が終了し、「R3は「c1、」c2より先に実行が終了し、「R4は」c1~「c3より先に実行が終了し、「R5、「R6は「c1~」c4より先に実行が終了することになる(ただしハザードが生じない場合)。また1R7は「c1の実行が終了するまで実行されない。

この場合問題となるのは、例えば1c1命令実行中に例外が発生した場合、1R1~1R6の実行により更新される汎用レジスタおよびフラグ、PCなどのステータスを元に戻す必要があることである。このために181~1R6の実行結果は、まず汎用レジスタファイル302のカレントの値を保持しているレジスタ(例えばXi)の対のレジスタ(例えばYl)に書込み、またフラグ、P

出し/書込みを制御するかについて説明する。

1 c命令とそれに続く1 R 命令に対して0~3
の1 D 番号を割当てる (前述の命令シーケンス列を照)。第11 図中の I D レジスタ (3 0 4~3
0 7) は各々パイプラインレジスタ (3 0~3 3)
中に保持されている命令の I D 番号を保持している。また汎用レジスタに対して以下の 3 つのフリップフロップ (F / F) × 1 6 の F / F 群を設け

すなわち、フューチャド/ F 群 3 2 2 と、 育効 F / F 群 3 2 3 と、 I D F / F 群 3 2 4 とである。

フューチャド/ド鮮(Future F/ド群)32 2は、16個のF/Fで、汎用レジスタファイル 302のXiがカレントの値を保持しているとき 対応するフューチャド/Fiは1、Yiがカレン トの値を保持しているときフューチャド/Fiは 0となる。

有効 F / F 群 (V alid F / F) 3 2 3 は、 1 6個の F / F で、フューチャの値(フューチャ F /Fiの値が1の時Yi、0の時Xiの値)が有効な時1、そうでないとき0となる。

ID F/F群324は、16個で2ピットの F/Fで、フューチャの値が有効なとき、その値 を書き込んだ命令のID番号を示す。

GRアドレス生成回路309は、これらF/F 群(322~324)の値、パイプラインレジス すの汎用レジスタのアクセス情報(310~31 3)および IDレジスタの値(314~316) をもとに汎用レジスタファイル302の続み出し /書込み信号(318~321)やF/F群の値 の更新の制御を次のようにして行う。

1. SEP17で実行されるiR 命令の実行に必要なソースオペランドのレジスタRi (SEPR34の#src 62で指定される)は、対応する有効F/Fi-1の時は、フェーチャの値(フェーチャF/Fiの値が1の時 Yi、0の時 Xiの値)、有効F/Fi-0の時は、カレントの値(フェーチャF/Fiの値が1の時 Xi、0の時 Yiの値)とする。

1 の時は、フューチャの値(フェーチャド/ド i の値が 1 の時 Y i 、 0 の時 X i の値)、有効 F // F i = 0 の時 は、カレントの値(フューチャド/ F i の値が 1 の時 X i 、 0 の時 Y l の値)とする。ただし有効 F / F i = 1 の時でも対応する I D F / F ≒ I D 4 3 0 7 の時は、ソースオペランドの統み出しは待たされる。

5. IEP (命令実行) スチージで! c 命令が終 了する時には、その I c 命令と同じ! D 番号を持 ち、なおかつ有効 F / F i = 1 の汎用レジスタ R i のフェーチャ F / F i の値を反転し、また有効 F / F i を O にリセットする。

6、SEP17で実行される「R命令の実行結果のレジスタRi (SEPR34の#dest63で指定される)のフューチャ (フェーチャア/Fiの値が1の時で1、Gの時Xi)が、この「R命令と異なる「D番号や「D F/Fiの場合)には、この」「命令の実行は待たされる。

7. SEP 1 7 で実行される 1 R 命令の実行結果 のフラグ (F lg) 、エラー情報 (E reer) および 2. SEP17で実行されるIR 命令の実行結果 を格納するディスティネーションのレジスタRi (SEPR34の#dest63で指定される)は、 先行命令が無い(実行が柊でしている: V78-V87-V96-V101-0) 場合には、カレント (フューチャド/Fiの値が1の時 Xi、0 の時 Yi)、そうでないときにはフューチャ (フューチャド/Fiの値が1の時 Yi、0の時 Xi)とする。

3. OAG (実行アドレス算出) ステージに必要な汎用レジスタRi (OAGR30のAmode73、Areg 74で指定される) は、対応する有効F/Fi=1の時は、フューチャの値 (フューチャド/Fiの値が1の時 Yi、0の時 Xiの値)、有効F/Fi=0の時は、カレントの値(フューチャド/Fiの値が1の時 Xi、0の時 Yiの値)とする。

4. IEP (命含実行) ステージに必要なソース オペランド (CCUR3のR/M189、#SRC 90で指定される) は、対応する有効F/FI-

P C は、ステータスファイル301の1D1レジスタ304の値317で示されるエントリーに一時書き込まれる。そのエントリ番号と同じ I D 番号のI c 命令の実行終了時にそれらの値が F I g 1 1 5 , E r r o r 1 1 6 、 P C 1 1 7 にセットされ、更新される。

以上のようにして汎用レジスタファイル302 の読み出し/書込み信号(318~321)やF / F 群の更新の制御を行うことにより、比較的簡単なハードウェアで、本発明の目的を達成することができる。

従って、第一実施例の場合、割込みが発生した場合に、フューチャファイル14の値をカレントファイル13の値に関す必要があり、これに最かり、これがオーバーへッドとなり性能低下の原因となってか、第二実施例の場合、1のの現用レジスタ302で行っているため、割り込のの発生に対しても、値の移し換えの必要がないものであり、性能低下は起こらない。

特閒平2-42534 (15)

また、第一実施例の場合、プログラムシーケン ス順で後続する命令が先行する命令を飛び越して 実行できる命令数は、リオーダバッファ15のエ ントリ数によって制限される。すなわちエントリ 数が小さければ性能が低下し、またエントリ数を 大きくするとハード量が増加してしまう。

それに対し、第二実施例の場合は、一つの汎用 レジスタ302においてXパートとYパートの役 割を切り替えて書込み読み出しを制御しているた め、飛び越して実行できる命令数を大きくするこ とができる。

また、第一実施例の場合、高速分岐の手法とし て分岐予測を行う場合には、分岐予測が失敗した 場合に汎用レジスタの値を元に戻すのに最低16 サイクルを必要で、これがオーバーヘッドとなり 性能低下の原因となっていたが、第二実施例の場 合、汎用レジスタの値を元に戻す必要がないもの である。

[発明の効果]

の種類の命令と第2の種類の命令を、パイプライ・ ン方式によりそれぞれ独立して並列実行処理する ようにしたので、パイプラインにおける所定のス テージでの稼働率の低下を防止するとともに、パ イブラインの乱れを抑制することが可能となる。 これにより、生能を大幅に向上させたマイクロブ ロセッサを提供することができる。

4. 図面の構造な説明

第1回は、本発明を実施したマイクロプロセッ サの内部全体構造を示すプロック図、

第2図は、第1図に示したマイクロプロセッサ における裏部プロック図、

第3回は、第2回に示すプロック図の各プロッ クの内部をさらに詳細に示したブロック図、

第4図は、第3図における11L、RB、CF、 FFの辞細図、

第5図は、第4図における制御回路の辞報図、 第6回は、第5回に示す状態制飾回路の詳細図、 第7四および第8回は、本発明の実施例におけ 以上説明したように、この発明によれば、第1 * るパイプライン処理動作のタイミング図、

第9回は、本発明の実施例を適用したMPUと 15…リオーダバッファ(R8) 周辺LSIから成るシステム構成図、

第10図は、本発明に従うマイクロプロセッサ の第二実施例の要部構成図、


第11図は、第10図におけるGRコントロー ・21…アドレス変換バッファ (TLB) ル回路の詳細図。


第12図および第13図は、従来例におけるパ イブライン処理動作のタイミング図である。

- 1…命令フェッチユニット(IFU)
- 2 … デコードユニット (DCU)
- 3…命令発行ユニット(し【U)
- 4 … 命令実行ユニット (EXU)
- 5 … メモリ管理ユニット (MMU)
- 5 ··· キャッシュ制御ユニット (CCU)
- 7 …入出力部(1/0)
- 10…命令デコーダ
- 11…デコード済命令ループバッファ (DIL)
- 12…命令発行制御回路(11L)
- 13…カレントファイル (CF)
- 14 ··· フューチャファイル (FF)

- 17…基本命令実行部(SEP)
- 18…高機能命令実行部 (IEP)
- 20 … 実行アドレス生成郎 (OAG) ·
- 23…データキャッシュメモリ


代理人介理士 三 好 秀 和







第2図


特閒平2-42534 (17)









赛 6 図





|C|+|R2+|R3+|R4+|m5+|R6 ani ani celi seli (DILB) OAG MMU OF lm3 Ica for for for for Ims IEP QS SEP Ici Ici Ici Ici Ici Ici Ici Ing Ing Ing Ing Ing Ing Ing RВ 1 2 Ing Ing Ing Ing Ing Ing Ing 3 5 Ine Ine Ine Ine Ine Ine Ine Ine Ine 6 7 8 laz las Las las les Ilms FF TICI TIRE TIRE TIME TIME TIME - CF



第9図








スオージ

第12 図



第13 図